CINELOVE.NET
   휴대폰토론 | 휴대폰상품기획실 | 휴대폰자료실 | 영화토론 | 영화작품실 | 영화자료실 | CONTACT
신기술이 곧 컨셉입니다


 PROFILE
 CREATIVE
 NEW TECH


 BcN
 DMB
 HDTV
 Home Network
 HSDPA
 IMT2000
 IPv6
 IT839
 LMDS
 MEMS
 OFDM
 PLC
 RF
 RFID
 ROBOT
 SoC
 Telematics
 Ubiquitous
 UWB
 VoIP
 WiBro

 전화문의

HP : 011)9491-7906

Tel :   031)455-7042

  담당자 : 강완신
  library ; 라이브러리

 

RF IC 기술개요 및 시장동향

1. RF IC 개요

근래에 들어 전파 이용의 확산 및 이동통신 기술의 발달과 함께 개인용 단말기의 급속한 수요증가로 인하여 무선통신 기기의 주요 핵심부품인 RF IC의 중요성이 한층 부각되고 있다. RF IC는 과거 일부 국가에서 고가, 고성능의 군사장비용으로 개발되었으나 이제는 개인용 이동통신 기기의 소형 경량화, 대량생산 및 저가화를 위한 핵심기술로 인식되고 있다.

RF IC(Radio Frequency Integrated Circuit)란 능동소자와 수동소자를 사용하여 하나의 반도체칩 위에 RF회로를 구현한 것으로서 RF IC의 능동소자로는 주로 MESFET(MEtal Semiconductor Field Effect Transistor)이 사용되며, 수동소자로는 인덕터, 커패시터, 저항, 마이크로스트립 선로 등이 사용된다.

하나의 칩으로 제조되는 RF IC는 형태와 특성이 다양한 많은 수의 개별소자를 사용하여 제조되는 하이브리드 MIC(Microwave Integrated Circuits)에 비해 대량 생산이 가능하고 양산시 가격이 싸며 신뢰성이 높다는 장점을 갖는다.

RF IC를 포함한 전체 RF 반도체에 대한 분류를 (그림 1)과 같이 나타내었으며, 각각에 대한 정의와 특성은 다음과 같다.

 

. RF 반도체

- IC를 비롯하여 개별소자와 하이브리드 IC 모듈 전체를 지칭

- GaAs, SiGe, 게르마늄, 또는 실리콘(세라믹은 제외) 등 반도체 소재를 포함하며, 입력신호의 모양을 수정하거나 에너지를 추가하는 방식으로 입력신호에 동적으로 대응하는 능동 반도체

- 최소 동작주파수: 30 MHz

- 커패시터, 저항, 인덕터, 발진기, 크리스탈, 변압기, 릴레이 같은 단독 수동부품 제외

. 하이브리드 IC 모듈

- 중전력 하이브리드 모듈, 전력 하이브리드 모듈, 고전력 하이브리드 모듈 등을 총칭

- 전기회로를 정의하기 위해 기판을 사용하는, 단일 패키지에 포함된 하나 이상의 다이로 구성된 반도체

- 반도체 칩을 박막/후막과 칩저항, 또는 칩 커패시터, 칩 인덕터 등과 혼합한 기술 하이브리드이기 때문에 하이브리드 IC 모듈이라 함

- 100% 선형, 100 % 디지털, 또는 혼합신호(선형과 디지털 모두) 기능을 수행

- MESFET, HEMT/ PHEMT, HBT, 바이폴라, 그리고 MOSFET 기술을 사용하여 제조되는 모든 하이브리드 IC를 포함

. RF 모노리식 IC

- RF 증폭기 IC, RF 합성기 IC, RF 트랜시버/리시버 IC 등을 총칭

- 입력, 출력의 일부는 연속 또는 선형 가변적인 전압, 전류 혹은 주파수 등으로 정의할 수 있음

- RF 모노리식 IC의 범주는 MESFET, HEMT/ PHEMT, HBT, 실리콘 바이폴라, 그리고 실리콘 BiCMOS CMOS 기술로 제작된 IC를 포함

. 개별소자(Discrete)

- RF 다이오드, RF 트랜지스터, 기타 RF 개별소자를 총칭

- 트랜지스터 다이오드와 같은 단일의 반도체 부품

- 복수 개의 소자가 하나의 패키지에 들어가더라도 내부에 기능적 상호접속을 가지지 않고 다른 개별소자와 동일한 방식으로 응용되면 마찬가지로 개별소자로 부름

- RF 전력 트랜지스터는 하나의 패키지 안에 커패시터를 포함하여 복수의 반도체 칩을 가지고 있지만 하이브리드가 아닌 개별소자로 취급

 

2. RF 반도체 시장 현황

. 시장개요

전파 이용이 확산되면서 RF모듈을 비롯한 RF 장비의 핵을 이루는 RF IC가 광범위하게 사용되고 있고, 그 이용범위가 급속도로 넓어지고 있다.

특히 IMT-2000은 기존 주파수 보다 높은 주파수를 사용함으로써 2기가 이하 주파수로 사용되던 기지국, 중계기, 단말기용 RF 장비의 전면적인 대체 또는 교환이 요구되고 있다. 그리고 유선으로 사용되던 가전 제품을 포함한 많은 제품들이 RF IC를 응용한 무선 제품으로 바뀌어 감으로써 RF IC의 폭발적인 수요가 전망되고 있다. 또한 위성을 통해 위치를 알려주는 GPS 서비스, 수면 위에 RF 장비를 부착한 부유를 띄워 고주파 발신을 통한 물의 속도를 알려 주는 유속계 등 주파수 인식 원거리 응용 장비들이 광범위하게 이용되어질 것으로 전망되고 있다.

따라서 RF IC시장은 무선 반도체 전체를 비롯하여 무선제품 시장에서의 주요 업체들이 기술력을 바탕으로 치열한 경쟁을 전개시키고 있다.

. RF IC 주요 업체 시장점유 현황

(그림 2)에 무선 가입자 단말과 인프라용 장비부문에 대한 RF 반도체의 10대 주요 업체들의 시장 점유율을 나타내었다. 인프라용 시스템 공급업자로서의 강한 입지를 기반으로 하고 있는 Motorola 1998년에 이어 1위를 고수하면서 전년대비 시장 점유율이 3.8% 높아져 2위인 Philips 와의 격차를 더욱 벌였다.

상위 10개 업체가 전체 시장에서 차지하는 비율이 1998 71.5%에서 1999년에는 66.3%로 낮아졌다. VLSI를 인수한 Philips Siemens로부터 분리된 Infineon, STMicroelectronics, 그리고 NEC, Fujitsu 등의 2~6위에 있는 업체들은 1 Motorola의 강세와 하위 업체들의 추격으로 고전을 하고 있다.

특히 1998년에 업계 17위였던 RF Micro Devices 154.4%, 14위였던 Conexant 77.9% 씩 성장하여 9위와 10위로 각각 랭크 되었다. 이들은 모두 RF IC 전문 제조업체들이다.

무선통신 RF 반도체 솔루션에서는 ASSP 제품이 가장 많이 사용되고 있다. 기업들은 하나의 고객을 위해 주문형의 새로운 단말기 RF 제품을 설계했다가 유예기간이 지나면 2, 3차 업체들에게 판매하게 되는데, 전력 증폭기가 좋은 예이다.

ASSP 솔루션은 인프라용 장비에서 상향/하향 주파수 변환기, IF 증폭기, 변복조기에 널리 사용된다. 이 부문의 상위 10개 업체가 전체시장의 10%를 점유하고 있다. 또한 표준 RF 제품은 무선 인프라용 장비에서 널리 사용되며, RF 전력 트랜지스터는 이 부문의 상당부분을 차지하고 있다.

. RF반도체 세계시장 전망

<>는 전세계 RF 반도체 시장 규모의 전망치를 나타내고 있다. 1999년에 약 86억 달러 규모를 기록한 RF 반도체 시장은 1999~2004년까지 연평균 복합성장률이 23%에 달할 것으로 전망된다.

이러한 전망은 RF 부분의 설계 단순화, 다양한 수동 부품의 결합 진전, 그리고 성능 향상이 되더라도 치열한 경쟁으로 오히려 가격이 감소하는 상황 등을 반영한 것이다.

시장 규모가 크면서 비교적 높은 성장이 전망되는 분야는 디지털 단말기, 3G통신장비용 RF 반도체이다. 규모는 작으나 높은 성장이 전망돠는 응용 부문은 양방향 호출기, GPS, 비접촉식 카드 등이다. 반면 아날로그 셀룰러폰과 아날로그 코드리스폰용의 반도체 수요는 현저한 감소가 이루어질 것이다. 한편, 디지털 TV는 적어도 2004년 이후에 컬러 TV를 대체하면서 이에 대한 RF 반도체의 수요가 증가할 것으로 보인다. <L.C>

 

 

 

 

 

단말기용 전력증폭기 기술 동향

이동호* 박창근* 한정후* 김윤석* 홍성철**

향후 무선 단말기에 요구되는 항목으로 저전력, 저가격, 소형화, 고전송률(High data rate), SDR(Soft defined radio; 다중 표준 지원 기능) 등이 있다. 이러한 요구 조건을 만족시키기 위하여 전력증폭기(RF power amplifier) 구조 또한 향후 많이 진화할 것으로 예상된다. 저가격, 소형화, 저전력을 위해서 GaAs기판보다는 CMOS로 제작된 전력증폭기가 훨씬 광범위하게 사용될 것으로 보인다. 높은 데이터 전송률을 위해서 높은 선형성을 가진 전력증폭기가 필요하므로, CMOS 전력증폭기의 비선형성을 극복하기 위한 송신단 구조가 필요하다. 비교적 전송률이 낮아서 선형성 요구가 낮은 GSM/GPRS/EDGE 시스템에서는 Polar transmitter Pre-distortion 구조가 사용되고, 높은 전송률이 필요한 WLAN 시스템에서는 Pre-distortion 구조가 사용될 것이다. 특히 근거리 통신 WLAN에 사용되는 전력증폭기는 출력이 낮으므로 메인 RF 칩에 내장되는 추세이다. 본 고에서 CMOS 전력증폭기, Polar transmitter, 그리고 WLAN용 전력증폭기의 기술 동향에 대해 살펴보았다.

I. 서 론

무선 단말기에 요구되는 항목으로 저전력, 저가격, 소형화, 고전송률(High data rate), SDR(Soft defined radio= 다중표준지원 기능) 등이 있다. 전력증폭기 설계 측면에서 볼 때 소형화와 저가격을 달성하기 위해서는 GaAs보다는 CMOS 공정을 이용하면서 외부 SMT(Surface mounting) 부품들을 줄이고, 가능한 메인 RF 칩에 내장되도록 해야 한다. 고전송률의 송신단 설계를 위해서는 높은 선형성을 가진 전력증폭기가 요구되나, 불행히도 CMOS 전력증폭기는 GaAs 전력증폭기보다는 선형성이 떨어지므로 이를 보완하기 위한 송신단 구조가 필요하다. 그 중에 하나가 본문에 소개할 Polar transmitter이다. Polar transmitter는 또한 SDR 구현에 매우 유리한 구조이다. 근거리 고전송률 무선LAN에서는 출력 전력이 휴대폰 단말기보다 낮으므로 적극적으로 메인 RF 칩에 내장하고자 하는 것이 최근 경향이다. 최근 Intel에서 발표한 전력증폭기를 내장한 RF 칩을 설명한다.

 

II. 전송선 변압기를 이용한 CMOS 전력증폭기

CMOS 전력증폭기는 디지털 및 아날로그 회로와의 집적화를 달성하고 생산 단가의 절감을 위하여 현재 많은 연구가 이루어지고 있다.

하지만 일반적으로 실리콘은 손실이 큰 기판 특성을 가지고 있다. 이에 따라 특히 정합 회로의 일부로 사용되는 인덕터는 전력증폭기에서 전력의 낭비를 가져오는 주된 소자이다. 따라서 현재 공정 기술에 의하면 실리콘을 이용한 능동소자 자체는 전력증폭기를 구성하기에 큰 제약이 없지만, 정합 회로를 구성하기 위한 수동 소자의 손실이 큰 특성에 의하여 CMOS 전력증폭기의 구현이 큰 제약을 받고 있는 실정이다. 이와 더불어 공정 기술의 발달로 CMOS breakdown voltage가 낮아진 것도 수 W급 전력증폭기를 구현하는데 많은 어려움이 있다.

이를 해결하기 위한 방법 중의 하나가 전송선 변압기를 이용한 CMOS 전력증폭기다[1]. 또한 CMOS는 현재 기술로는 비아(Via) 공정이 제공되지 않으므로 본딩 와이어에 의한 효과를 줄이기 위하여 차동 증폭기 구조를 이용하여 가상 접지를 회로 내에 만들어 주는 것이 유리하다. 차동 증폭기 구조의 경우는 전력증폭기에서 발생된 차동 신호를 동상 신호 출력으로 만들어 주기 위하여 변압기가 필요하게 된다. 이때 변압기의 감은 수를 늘리게 되면 손실이 큰 기판에 의하여 변압기의 Q가 낮아지게 되고 변압기에 의하여 전력의 손실이 발생하게 된다. 높은 Q 값을 가지는 변압기로는 1:1 slab inductor를 이용한 전송선 변압기가 있다. 하지만 일반적으로 큰 전력을 내기 위한 전력증폭기의 매우 작은 load impedance 값을 50옴으로 변환시키기 위해서는 1:1 이상의 감은 수 비(turn ratio)가 필요하다. 따라서 1:1 전송선 변압기를 이용하여 1:N impedance transformation 할 수 있는 전력증폭기 구조가 필요하다. 이를 구현하기 위하여 (그림 1)의 서로 독립적인 1:1 전송선 변압기의 2차 측을 직렬로 서로 연결해 준 형태이다.

이 경우 1:1 전송선 변압기의 결합계수(k-factor)가 이상적으로 1이라고 할 때 1차 측과 2차 측에 흐르는 전류의 양은 서로 동일하다. 하지만, 2차 측의 전압은 여러 1차 측의 전압이 서로 중첩되어 나타난다. 이러한 방식으로 1차 측에 연결된 CMOS에서 발생한 전력이 2차 측을 통하여 서로 결합되는 방식이다. 따라서 1:1 전송선 변압기를 이용한 방법은 높은 Q 값을 가질 수 있는 구조이고, 이에 따라 전송선 변압기에 의한 손실이 기존의 정합 인덕터나 캐패시터를 이용하는 방법에 비하여 매우 적은 구조이다. 이와 더불어 전력을 2차 측을 통하여 결합하는 구조이기 때문에 1차 측에 연결되어 있는 CMOS에 가해지는 전압 강하를 줄일 수 있는 구조이다. 따라서 공정 기술의 발달로 breakdown voltage가 낮아진 현재의 CMOS를 이용하여 높은 출력 전력을 가지는 전력증폭기의 구현이 가능하다. 그러므로 이와 같이 전력증폭기를 구현할 경우 이상적으로 load impedance transformation 1:N이 된다. 따라서 이 방법을 이용한 전력증폭기에서는 1:1 전송선 변압기가 정합 회로의 역할을 할 뿐만 아니라, CMOS에서 발생된 전력을 결합하는 역할까지 하고 있다.

이러한 1:1전송선 변압기를 이용한 CMOS 전력증폭기에 대한 연구가 현재 활발하게 이루어지고 있다. 그 중에서 한 예로 앞서 보인 1:1 전송선 변압기를 이용해서 polar transmitter용으로 개발된 CMOS 전력증폭기를 보였다. (그림 2)에서 CMOS breakdown voltage를 고려하여 캐스코드 구조를 이용하였다. 따라서 A1 A2는 캐스코드 트랜지스터이다. B1 B2는 각각 차동 신호가 게이트로 들어오는 트랜지스터이다. 드레인의 전원 전압은 드레인이 연결된 1차측 전송선의 가상 접지 부분을 이용하여 인가시켜 준 형태이다. 이러한 경우는 1:1 전송선 변압기를 직렬로 4개를 연결하여 1:4 impedance transformation이 된다. 하지만 낮은 출력 전력을 가지는 경우에는 높은 출력 전력을 가지는 경우에 비하여 load impedance 값이 증가하여야 전력증폭기의 효율이 증가하게 된다. 이를 위하여 아래의 회로에서는 B1 혹은 B2 중 한 쌍을 turn-off시키게 되면 1:1 전송선 변압기 2개가 직렬로 연결된 효과를 가져오게 되고 이로 인하여 1:4 impedance transformation되던 것이 1:2 impedance transformation되게 된다. 이러한 방법으로 고출력 전력 영역뿐만 아니라 저출력 전력 영역에서 높은 효율을 가질 수 있다.

 (그림 3) 1:1 전송선 변압기의 변압비 변경을 이용하여 설계한 전력증폭기의 시뮬레이션 결과를 보이고 있다. 시뮬레이션 결과에서 알 수 있는 것처럼, 고출력 전력 영역뿐만 아니라 저 출력 전력 영역에서도 고효율 특성을 가짐이 확인 되었다.

III. Polar transmitter Polar transmitter용 전력증폭기

휴대폰 사용이 전세계적으로 확장되고 1 1휴대폰 시대에 와 있으나, 각 국가와 지역별로 주파수뿐만 아니라 표준과 방식에도 큰 차이를 갖고 있다. 이에 따라 듀얼 모드, 트리플 모드 등을 지원하는 핸드셋을 필요로 하게 되었다. 멀티 모드, 멀티 밴드를 지원하는 핸드셋의 수요가 커지면서, 멀티 모드, 멀티 밴드 칩셋의 중요성이 커졌다. 기존의 I/Q모듈레이션 방식의 송신기는 멀티 모드, 멀티 밴드를 지원하기 위해서 각각의 다른 모드와 밴드를 지원하는 서로 다른 칩셋을 모두 사용하여야 했다. 이 방법은 크기도 크고 구조도 복잡하며 단가도 비싸진다. 또한 확장도 어렵다. 그리하여 하나의 칩으로 멀티 모드, 멀티 밴드를 지원할 수 있는 새로운 방식의 송신기가 대두되었다.

Polar transmitter는 디지털과 RF를 결합한 방식을 사용하여 멀티 모드, 멀티 밴드를 실현하였다. (그림 4) Polar transmitter의 블록도이다.

Polar transmitter는 멀티 모드 지원이 가능할 뿐만 아니라, 스위칭 전력증폭기(Switching PA)의 사용으로 효율을 획기적으로 증가시켜 통화 시간을 늘릴 수 있는 구조이다. 베이스밴드 디지털 신호에서 크기 신호(amplitude, R(t))와 위상 신호(phase, θ(t))를 분리하여 스위칭 전력증폭기를 통해 증폭하고 합쳐준다. Phase modulator VCO digital synthesizer로 구성되어 있고 amplitude modulator LDO로 구동하되 추가적으로 DC-DC converter를 이용하면 저전력출력에서 더욱 효율을 높일 수 있다. Tropian이라는 회사는 Polar transmitter 방식을 사용하여 EDGE/E-GPRS/NADC/ANSI-136/GSM/GPRS/AMPS 시스템을 모두 지원하는 Time Star 라는 칩을 개발하였다[3]. < 2> I/Q 모듈레이션 송신기와 Polar transmitter의 특징을 비교한 표이다.

Polar transmitter는 전원 전압을 변화시켜서 envelope신호를 생성하기 때문에, dynamic range는 전력증폭기의 성능에 좌우된다. 또한, 위상 신호와 크기 신호를 분리하기 때문에 스위칭 전력증폭기를 사용할 수 있고 선형성이 중요하지 않다. 결론적으로 Polar transmitter용 전력증폭기는 dynamic range가 넓은 스위칭 전력증폭기이다.

CMOS 전력증폭기에서는 낮은 breakdown voltage를 극복하기 위해서 캐스코드 구조를 사용하는데, 이때 (그림 5)와 같이 common 게이트 소자의 게이트를 VDD에 연결하고 드레인 전압과 함께 낮추어 주거나 올려주면 dynamic range를 증가시킬 수 있다.

Polar transmitter에서 파형의 envelope Polar modulator를 통해 크기 신호로 변환되어 전력증폭기의 드레인이나 게이트를 통해 입력된다. , 드레인 전압을 가변시키거나 게이트 전압을 가변시켜줌으로써 크기 신호를 최종 파형에 실어주게 된다. (그림 6 (a))의 드레인 전압 가변 방식은 드레인 전압이 증폭 없이 그대로 증폭기 출력의 envelope신호가 되기 때문에 power detection feedback을 할 필요가 없어서 open loop control 방식이라 부른다[4]. (그림 6 (b))의 게이트 전압 가변 방식은 트랜지스터의 게이트 전압에 envelope 신호를 실어주어 증폭하는 방법이다. 이 방법은 정확한 출력 전력을 예측하기 어렵기 때문에 별도의 power detection 회로를 추가하여 피드백를 해주어야 해서 feedback control 방식이라 부른다[5].

Polar transmitter에서 크기 신호(amplitude signal) amplitude modulator를 이용하여 전력증폭기에 실어 준다. (그림 7 (a)) LDO(Low Dropout Voltage Regulator) amplitude modulator로 사용한 방법이고, (그림 7 (b)) DC-DC converter amplitude modulator로 사용한 방법이다. LDO는 현재 가장 많이 사용되고 있으나, 단순히 envelope 신호에 따라 전압을 낮추어 주는 역할을 하는 가변 저항이라서 작은 전력이 나올 때는 대부분의 전력을 LDO가 소모하게 되는 단점이 있다[5]. 또 다른 대안은 DC-DC converter이다[6]. DC-DC converter 90% 이상의 효율을 유지하면서 전압을 높이거나 낮추어 줄 수 있으나, envelope 신호를 따라가기 위해서는 신호 대역폭의 10배 이상의 스위칭 주파수로 동작해야 하는 문제가 있다. 높은 스위칭 주파수로 동작시키기가 쉽지 않아서 아직까지는 envelope신호를 만드는 데는 쓰이지 못하고 있으나, LDO에서와 같은 전력 소모가 없어서 효율이 우수하기 때문에 많은 연구가 이루어지고 있다.

IV. 차세대 WLAN용 전력증폭기

WLAN(Wireless Local Area Network) RF 기술을 이용하여 무선 데이터 송수신을 가능하게 하는 LAN 시스템으로서, 급속도로 기존 네트워크의 모습을 바꾸어 가고 있다. WLAN의 표준으로는 전기전자공학협회(IEEE)에서 결정한 IEEE 802.11 표준이 가장 널리 쓰이고 있으며, 연방통신위원회(FCC)와 같은 주요 기관의 동의를 얻어, 라이센스되지 않은 주파수 스펙트럼을 사용하고 있다. IEEE 802.11표준의 주요 지표는 < 3>과 같다[7].

< 3>과 같이 현재 802.11a/b/g는 최대 54Mbps의 데이터 전송률을 지원한다. 하지만, 차세대 WLAN은 그 두 배인 108Mbps를 넘어 320Mbps의 대역폭을 지원하며, 더 넓은 채널을 사용하면 500Mbps까지도 가능할 것으로 기대된다. 이러한 새로운 표준으로 802.11n IEEE 802.11 워킹 그룹의 실무 작업 그룹인 TGn(Task Group n)에 의해서 표준화 작업이 진행되고 있다. 802.11n은 기본적으로 5GHz 대역의 802.11a 규격의 개량을 목표로 출발하게 되었다. 802.11a의 물리 계층에서의 최대 전송률 규격이 54Mbps이지만, 암호/복호화 과정, 에러 정정, 트래픽 관리, 데이터 오버헤드 등으로 인해 실제 속도는 그 절반도 안되는 20Mbps이므로, 각 계층간의 접속점을 통과할 때의 손실을 최소화하여 데이터 처리율을 획기적으로 높일 수 있는 방법이 연구되고 있으며, 802.11n이 그 새로운 규격의 표준이 되고 있다. 이를 위해서 기존 20MHz의 대역폭을 40MHz로 확대하여 데이터 전송률을 증가시키고, 다중 안테나(혹은 스마트 안테나)를 이용한 다중 입출력(MIMO) 기술을 사용하는 방식이 소개되고 있다[8].

지난 6 17, 인텔(Intel Corp.) VLSI Symposium에서 차세대 WLAN을 위한 2.4GHz/ 5GHz 대역의 WLAN 송수신기를 발표하였다[9]. 차세대 WLAN 802.11n의 규격을 만족하기 위해서는 20MHz 이상의 채널 대역폭이 요구될 가능성이 크다. 또한, MIMO 방식을 이용하기 위해 높은 전력 효율이 요구된다. 인텔은 이 두 가지를 만족하는 듀얼 밴드 송수신단을 CMOS 공정만을 이용한 system-in-a-package(SiP) 형태로 제작, 발표하였다. 이 날 발표된 송수신기는 인장 실리콘(strained-silicon) 90nm CMOS 공정을 사용하여 제작되었으며, 3.3V 공급 전압을 사용하는 5GHz 전력증폭기가 집적되어 있다.

5GHz 대역의 전력증폭기는 두 단으로 제작되었다. 캐스코드(cascode) 구조를 사용한 이 증폭기는 캐스코드 입력단 트랜지스터와 자체 시동(self-bootstrapped) 기술을 사용한 A급 출력단(class-A) 캐스코드 출력 트랜지스터로 구성되어 있다. 캐스코드 입력단 트랜지스터에는 높은 차단 주파수(cutoff frequency)를 가지도록 얇은 실리콘 산화막을 가지는 저전압 트랜지스터가 사용되었고, 출력단 트랜지스터에는 전력증폭기의 신뢰성을 높이기 위하여 두꺼운 실리콘 산화막을 가지는 3.3V용 트랜지스터가 사용되었다. 자체 시동 기술을 사용한 캐스코드 전력증폭기의 구조는 (그림 8)과 같다[10].

제작된 5GHz 송신단은 1.4V/3.3V 공급 전압을 사용할 경우 800mW의 전력을 소모한다. 64-직교 진폭 변조(64-QAM) 방식을 사용할 경우와 2진 위상 편이 변조(BPSK) 방식을 사용할 경우에 대해서 모두 스펙트럼 마스크 규격을 만족함을 보였다. 이 때 전력증폭기는 각각 9dBm 13dBm의 평균 전력을 전달하며, 64-QAM 방식에서 -25dB 보다 우수한 오류벡터치 (EVM)를 보였다.

V. 결 론

저전력, 저가격, 소형화, 고전송률(High data rate), SDR(Soft defined radio=다중표준지원기능)을 구현하기 위한 CMOS 전력증폭기와 Polar transmitter의 구조에 대해 알아보았다. 또한 메인 RF IC에 집적된WLAN CMOS 전력증폭기의 현재 기술 동향에 대해 살펴보았다. CMOS 전력증폭기를 사용한 다양한 무선 단말기가 출현할 것이며, 앞으로도 해결해야 할 문제가 많이 남아 있으므로 향후 RF IC분야에서 가장 활발하게 연구되어야 할 분야이다.

<참 고 문 헌>

[1]  AoKi, S. Kee, D. Rutledge, A. Hajimiri, A fully-integrated 1.8-V, 2.8-W, 1.9-GHz, CMOS power amplifier, IEEE RFIC symp. June 2003, pp.199-202.

[2] 김윤석, 홍성철, 한국과학기술원, 변압기의 변압비 변경을 이용한 고출력 증폭기, 출원번호10-2005-0015437, 대한민국, 2005년 2월 24

[3]  Tropian, Inc., http://www.tropian.com/

[4]  D. R. Pehlke, A. Hadjichristos, S. Justice, High performance open-loop AM modulator designed for power control of E-GPRS polar modulated power amplifier, CICC 2004, Oct 2004, pp.569-572.

[5]  Skyworks, Inc., http://www.skyworksinc.com/

[6]  G. Hanington, P.F. Chen, P. M. Asbeck, and L. Larson, High efficiency power amplifier using dynamic power supply voltage for CDMA applications, IEEE Trans. Microwave Theory Tech., Vol.4, Aug. 1999, pp.1471-1476.

[7]  Intel, Corp. http://www.intel.com

[8]  J.M. Wilson, The next generation of wireless LAN emerges with 802.11n, Technology @ Intel Magazine, Aug. 2004.

[9]  A. Ravi, et. al., A 1.4 V, 2.4/5 GHz, 90 nm CMOS system in a package transceiver for next generation WLAN, in Dig. of Tech. Papers, IEEE Symp. on VLSI Circuits, June 2005, pp.294-297.

[10]      T. Sowlati, et. al., A 2.4-GHz 0.18-μm CMOS self-biased cascode power amplifier, IEEE Jour. of Solid-State Circuits, vol. 38, no. 8, Aug. 2003, pp.1318-1324.

 

 

 

 

 

 

고주파디바이스실천활용법

최근 반도체 및 전자재료는 엄청나게 진화되어 고성능 고주파회로를 간단하게 구성할 수 있는 시대가 되었다. 이와 관련, 본지 특집에서는 고주파 스위치/동축 릴레이에서부터 고주파 증폭용 트랜지스터/MMIC, 디바이더, 믹서, PLL IC 등에 이르기까지 편리하게 사용할 수 있는 대표적인 디바이스를 고주파 설계분야의 프로가 선택, 실제 회로에 내장하여 평가하며 사용 방법을 해설한다.

本記事는 日本CQ出版社가 發行하는「トランジスタ技術」誌(200412月號)와의 著作權協定에 依據하여 提供받은 資料입니다.

메커니컬 접점으로 고주파 신호를 전환하는 소자

2. 고주파 릴레이의 종류와 사용방법


한 마디로 고주파신호를 전환하는 소자라 해도 그 방식이 나 특성에 따라 사이즈나 가격도 다양한 제품이 공급되고 있 다(사진 1).

고주파신호를 메커니컬인 접점으로 전환하는 소자는 일반 적으로 다음과 같은 것이 있다.
고주파 릴레이
동축 스위치
③ MEMS
스위치
여기서는 주로 고주파 릴레이에 관하여 해설한다. 먼저 각 각의 특징에 관하여 살펴본다.

다양한 기계 접점식 고주파 스위치

1. 고주파 릴레이
고주파 릴레이는 사진 2와 같이 외관은 보통의 신호를 전환하는 릴레이와 별로 다른 점이 없다.

, 높은 주파수의 신호를 전환하므로 내부에 대해 연구가 필요하다.
일반적으로 고주파 릴레이는 동축 커넥터를 갖지 않으므로 프린트기판 상에 납땜하여 사용한다. 때문에 고주파 특성은 릴레이가 실리는 기판 패턴(레이아웃)의 영향을 상당히 강하 게 받는다.
카탈로그대로의 특성이 얻어지지 않는 트러블이 많은 것은 이 레이아웃 설계가 잘못된 경우에 발생한다.
때문에 사양대로의 특성을 얻기 위해서는 기판과 릴레이 접합부분의 설계 노하우가 필요하다. 일반적으로는 메이커 권장 패턴 레이아웃을 사용하지만, 감쇠기 등을 만들 때에는 성능을 얻기 위해 특화된 패턴을 만들 필요도 있다. 또 프린트기판에서는 일반적으로 라인이 드러나므로 라인의 가설방식에 따라서는 아이솔레이션 특성(스위치를 OFF 로 했을 때의 통과 특성)이 나빠지는 경우도 있다. 일반적으 로는 DC~GHz 사이의 비교적 낮은 주파수에서 사용된다.

2. 동축 스위치
한편, 동축 스위치(동축 릴레이)는 동축 커넥터가 소자의 입출력단에 부가되어 있으므로 간단하게 동축 커넥터를 접속 하여 사용할 수 있다. 사진 3에 시판되고 있는 동축 스위치의 외관을 나타낸다.

커넥터를 접속하여 사용하는 타입이므로 기판 위에 탑재하 기 어려워 일반적으로는 고체로 고정시켜 사용한다. 세미리 지드 케이블 등을 사용하여 스위치끼리 결부하는 등의 방법 이 많이 사용되지만 릴레이에 비하면 상당히 넓은 장소를 차 지한다.
이러한 결점이 있어도 카탈로그대로의 성능을 간단히 얻을 수 있기 때문에 지금도 많은 장소에서 이용되고 있다. 수십 GHz라는 주파수에서 사용할 수 있는 동축 스위치도 일반적 으로 고주파 릴레이에 비하면 로스도 적고 전송 라인도 노출 되지 않아 큰 아이솔레이션을 얻기가 용이하다.
또 일부 동축 스위치에는 내부에 종단기가 내장되어 있어 스위치를 차단했을 때 접속되어 있지 않은 단자가 종단됨으 로써 개방단으로 되는 단자가 발생하지 않도록 배려한 것도 있다. 이것은 증폭기 등의 이상발진을 방지할 뿐만 아니라 개 방단에서 발생하는 반사파가 다른 회로에 영향을 주는 것을 방지한다.
그러나 형상이 크다는 점과 동축케이블이 필요하다는 이유 로 낮은 주파수에서는 서서히 다른 소자로 치환되고 있다.

3. MEMS 스위치
이 소자는 비교적 새로운 것으로, 반도체 프로세스를 이용하여 제작한 메커니컬 스위치이다. MEMS Micro-Electro-Mechanical Systems의 약자이 며 일반적으로멤스라 부른다. 초소형 메커니컬 스위치를 디바이스 상에 구축한 것으로서 주파수 특성 등도 상당히 양 호하고 소형화할 수 있기 때문에 앞으로의 개발과 폭넓은 이 용이 기대되는 디바이스이다.


<cinelove.net 은 개인홈페이지입니다.>




반도체에 의한 고주파 스위치

1. PIN 다이오드 스위치
사진 A와 같은 PIN 다이오드는 제조 메이커가 감소했기 때문에 그다지 일반적이라고는 할 수 없지만 우수한 특성을 갖고 있다.

반도체 디바이스를 사용한 스위치는 기계적인 접점이나 가 동부분이 없으므로 기계 접점식 스위치에 비하면 수명이 길 다는 것이 특징일 것이다. , 고주파 특성은 기계식 스위치 에 비해 뒤떨어지는 면도 있다. 특히 디지털 신호 전송 시 중 요한 변형 특성은 아무래도 기계식 스위치보다 뒤떨어진다. 그 중에서 PIN 다이오드 스위치는 후술하는 FET 스위치에 비하면 우수한 특징을 지니고 있다.
PIN
다이오드 스위치의 이점은 FERT 스위치에 비해적 은 전력으로 큰 신호를 스위칭할 수 있다는 것이다. FET의 스위치와는 동작원리가 다르다. 이것은 캐리어의 축적을 응 용한 스위치 소자라는 독특한 동작원리에 의하기 때문이다. 때문에 DC 부근 신호에 대해서는 PIN 다이오드의 특성이 상 실돼버려 제대로 스위칭되지 않는다. 그러나 PIN 다이오드의 브레이크다운 전압은 일반적으로 상당히 높으므로(수십 ~100V 정도) 잘 파괴되지 않는다는 특징이 있다.

2. FET
스위치
FET 스위치는 FET ON 특성을 이용한 것이다. 저주파 의 아날로그 스위치와 같은 원리로 동작하고 있다. FET 스위 치인 경우, 스위칭되는 고주파신호보다 큰 전력의 제어신호 가 필요하다. 전력이 큰 고주파신호를 전환하고 싶은 경우에 는 큰 FET가 필요하므로 기생용량이 증가하여 주파수 특성 이 나빠진다. 또 일반적으로 고주파에서 사용되는 FET는 내 부저항이 크기 때문에 삽입손실이 크다. 그러나 DC에서 상당 히 높은 주파수까지 사용할 수 있다는 점과, 사이즈가 작다는 점에서 많은 회로에 사용되고 있다.



다양한 고주파 릴레이

고주파 릴레이 중에도 몇 가지의 종류가 있다. 카테고리가 알려져 있는 것은 아니지만 구조에 따라 특성이 다르므로 여 기서는 내가 나름대로 분류해 보았다. 크게 나누면 4가지의 타입이 있다.
① DC
릴레이와 같은 구조의 고주파 릴레이
② TO-5
형의 소형 고주파 릴레이
내부가 동축 스위치와 같은 구조의 고주파 릴레이
리드 릴레이

1. DC 릴레이와 같은 구조의 고주파 릴레이
이 타입은 설명할 것도 없다. 통상적인 릴레이의 접점부분 에 개량을 실시하고 내부에 실드용 금속판을 넣는 등으로 고 주파 특성을 개선한 것이다.

2. TO-5형의 소형 고주파 릴레이
TO-5형 릴레이는 초소형 릴레이로서 이전부터 제작되고 있으며 반도체 스위치가 나오기 전에는 주로 군수용으로 사 용되었다고 알려져 있다. 그 후, 휴대전화의 기지국이나 고주 파 시험장치에 사용할 수 있게 되어 지금에 이르고 있다. TO-5형 릴레이의 메이커로 유명한 것은 미국의 텔레다인사 이다(사진 4).

이 릴레이는, 예전에는 리드선이 부착된 타입이 대부분이 었지만 최근에는 표면실장 타입도 많이 볼 수 있게 되었다. 또 예전에는 메이커의 사용상 주파수가 1GHz 전후였지만 3GHz 이상으로 되어 초기 무렵의 릴레이보다 특성이 상당히 좋아졌다.

3. 내부가 동축 스위치와 같은 구조인 고주파 릴레이
이것은 비교적 새로운 타입의 고주파 릴레이이다. 대표적 인 제품의 외관을 사진 5에 나타낸다.

DC 릴레이와 같은 구조인 고주파 릴레이와 외관으로는 구별할 수 없지만 내부의 구조가 전혀 다르다.
종래의 릴레이는 저주파 릴레이를 개선함으로서 주파수 특 성을 신장시킨 것이지만 이 타입의 릴레이는 설계할 때부터 고주파 특성을 의식한 내부구조로 되어 있다. 때문에 고주파 특성이 비약적으로 좋아지고 있다.
내부구조가 고주파 특성을 고려한 동축 스위치풍으로 되어 있기 때문에 편의상 이것을 동축 스위치 타입 릴레이라 부르 기로 한다. 이 타입의 릴레이로 주목하고 싶은 것은 마츠시타 덴코에서 상품화하고 있는‘RJ 릴레이이다. 이 릴레이는 5GHz 이상의 고주파신호를 용이하게 전환할 수 있다. 초기형인 TO-5형 릴레이의 주파수 사용상한이 1GHz인 것에 비하면 비약적으로 상한주파수가 개선되고 있다.

4. 리드 릴레이
이 타입은 명칭 그대로 리드 릴레이를 바탕으로 제작된 것이다. 때문에 전환한다기보다 ON/OFF하는 스위치라는 인 상을 받게 된다. 다른 스위치와 같이 전환구조로 하기 위해서 는 2회로가 필요하고, 고주파 릴레이와 같이 2회로의 전환 스 위치를 하나의 패키지에 넣는 데에는 4개의 리드 릴레이가 필 요하다. , 이 릴레이는 응답속도가 빠르므로 IC 데이터 등 과 같은 고속 스위칭이 요구되는 용도에 적합하다.
이 분야의 고주파 릴레이로서는 최근 미국의 코토사(Coto Technology)에서 나온 BGA(Ball Grid Array) 구조의 리드 릴레이가 있다.
이들 4종류 릴레이 타입 고주파 스위치의 특징을 표 1에정리했다.

고주파 릴레이의 특성 평가실험

1. 고주파 릴레이의 평가 포인트
릴레이 평가방법에는 기계적인 것과 전기적인 것이 있지만 여기서는 전기적인 특성에 관하여 소개하고 일반적인 릴레이 의 평가항목은 생략한다.
고주파 릴레이 평가 시 필요한 주요 항목으로는 다음과 같 은 것들을 들 수 있다.
반사 특성(리턴 로스, VSWR )
통과손실(인서션 로스)
통과 특성의 재현성(리피터빌리티)
④ OFF
시 아이솔레이션
군지연 특성
실드 특성
전원-신호 라인간 아이솔레이션
내전력
접점저항
접점용량
감동전압(또는 전류)
개방전압(또는 전류)
전환시간( ON/OFF 시간)
코일 저항
온도 특성(로스나 반사 특성의 온도변화)
.
스위칭 시간
또 반도체 스위치에서는 다음과 같은 항목도 필요하다.
. 2
차 변형(IP2, 2차 인터셉트 포인트)
. 2
신호 3차 변형(IP3)
.
압축점(P1dB )
.
각 특성의 바이어스 의존성
(21)
각 특성의 입력신호 레벨 의존성
①~⑤
는 벡터 네트워크 애널라이저를 사용하여 간단히 측 정할 수 있다.
커넥터가 부가된 동축 스위치는 측정이 간단하지만 고주파 릴레이나 반도체 스위치를 측정할 때에는 전용 픽스처나 기 판을 준비해야 한다. 릴레이 메이커 중에는 이용자의 편리성 을 고려하여 평가용 보드를 제공하고 있는 곳도 있다. 사진 6은 마츠시타덴코사에서 제공하고 있는 RJ 릴레이전용 평가보드이다.

2. 고주파 릴레이의 성능
고주파 릴레이의 성능평가로서, 고주파 릴레이 중 특필할만 한 성능을 지닌 마츠시타덴코사의 RJ 릴레이를 평가해본다. 사진 7 RJ 릴레이의 외관을 나타낸다.

RJ 릴레이에는 리드 타입(사진 좌)과 표면실장 타입(사진 우) 2종류가 있 으며 메이커에서는 양쪽의 평가보드를 제공하고 있다. 이 릴 레이의 외관은 일반 릴레이와 거의 다를 바 없지만 DC에서 8GHz를 초과하는 신호를 전환할 수 있다. 이번에는 메이커 에서 제공하는 평가보드를 사용, 각종 고주파 특성을 측정해 보았다.

3. 면 실장 타입의 특성
처음으로 면 실장 타입의 특성을 소개한다. 면 실장 타입에 서는 그라운드면과 신호 라인이 동일면에 배치되는 코플레이 너 라인을 사용하는 것이 일반적이다.
평가용 기판에서는 이면에 그라운드가 배치된 코플레이너 라인이 사용되고 있다.
마이크로스트립 라인을 사용하면 신호 라인과 그라운드 라 인이 기판 양면으로 분류되기 때문에 스루 홀 등을 사용해야 한다. 그렇지 않아도 복잡한 릴레이와의 트랜지션을 점점 더 복잡하게 해버리므로 최적의 패턴을 설계하는 데 시간이 걸 린다.
(1)
반사/통과 특성
그림 1의 위쪽 그래프가 반사 특성 S11(리턴 로스 특성), 아래쪽 그래프가 통과 특성 S21을 나타내고 있다.

이것은 6회로가 있는 신호 라인 2개를 그림 2와 같이 접속하여 측정한 것이다.

이 회사의 카탈로그에서는 5GHz까지의 특성을 보증하고 있지만 10GHz까지 사용할 수 있다고 해도 이상하지 않을 정 도의 성능을 보유하고 있다. 특히 5GHz 이하(마커 3번보다 아래)의 특성은 훌륭하며, 리턴 로스는 -25dB(VSWR≒ 1.12)을 밑돌고 있다.
(2)
아이솔레이션 특성
이것은 스위치를 OFF로 했을 때의 신호 누설을 측정한 것 이다.
그림 3의 위쪽 그래프는 반사 특성 S11, 아래쪽 그래프는 통과 특성 S21(아이솔레이션 특성)을 나타내고 있다.

고주파릴레이는 내부에 종단기를 갖고 있지 않으므로 스위치가 OFF되면 위쪽 그래프와 같이 전체 반사된다.
고주파 증폭기 등을 전환할 때에는 이 점을 기억해두어야 하며 필요한 경우에는 그림 4와 같이 남은 또 하나의 스위치와 종단기를 조합하여 사용한다.

, 비스듬히 교차한 모양의 배선은 아이솔레이션이나 반사 특성 등의 고주파 특성을 악 화시킬 가능성이 있으므로 다층기판 등을 사용하여 능숙하게 배선하면 될 것이다.
이와 같이 배선해도 릴레이의 접점이 전환되는 순간에는 임피던스가 50Ω에서 크게 엇갈릴 가능성이 있으므로 사용 전에 충분히 평가해야 한다.

4. 리드 타입의 특성
다음으로 리드 타입의 RJ 릴레이를 평가해 보았다. 리드 타입의 평가보드에는 마이크로스트립 라인이 사용되고 있다.
(1)
반사/통과 특성
그림 5의 위쪽 그래프가 반사 특성 S11, 아래쪽 그래프가 통과 특성 S21이다.

2개의 릴레이는 내부구조가 똑같지만 표면실장 타입의 릴레이에 비하면 통과손실이 감소되어 주파 수특성이 약간 좋아지고 있다는 것을 알 수 있다. 이 차이는 마이크로스트립 라인이나 코플레이너 라인 등 신호를 전송하 는 라인과 릴레이 내부와의 정합성에 의해 발생한다.
이와 같이 릴레이의 성능은 내부 성능뿐만 아니라 내부와 외부를 접속하는 접속점의 영향도 상당히 크다.
릴레이의 단자나 그 주변의 전송 라인, 나아가 패드의 크기 까지 엄밀하게 50Ω이 되도록 설계했으므로 전체의 고주파 특성은 당연히 좋을 것이다라는 말을 자주 듣지만 실은 그 렇지가 않다.
릴레이 내부에서 신호는 그림 6과 같이 복잡한 내부구조 속을 몇 차례나 방향을 바꿔 전송된다.

그 변환점에서는 반사가 발생하거나 임피던스가 변하기도 한다. 때문에 전체를 광 대역으로 50Ω에 맞춘다는 것은 대단한 일이다.
그러나 릴레이의 형상이 작고 사용하는 주파수가 낮은 경 우, 사용하는 신호의 파장에 비하면 이 변환부분의 길이가 충 분히 짧기 때문에 릴레이 단자를 납땜하는 패드의 형상을 바 꿈으로써 임피던스를 제대로 50Ω에 맞출 수 있다. 고주파 앰프 설계 등에서 시행되는 외부 정합회로와 같은 것이다. 특히 사용하는 주파수 대역이 좁은 경우에는 간단한 패드 형상의 변경으로 방사 특성을 개선할 수 있다. 이것은 이 회 사의 릴레이뿐만 아니라 시판되고 있는 많은 릴레이에 대해 서도 마찬가지라 할 수 있다.

고주파 릴레이의 사용방법

1. 동축 스위치와의 구분
사진 8은 최신의 소형화된 동축 스위치와 일반적인 동축 스위치를 비교한 것이다.

동축 스위치와 고주파 릴레이의 차이는 표 2와 같다.

2. 용도에 따라서는 전기장에도 주의
고주파 릴레이를 사용할 때 또 하나 염려되는 점은 전기장 의 변화이다.
예를 들어 지연시간이 문제되는 신호를 취급하는 경우, 지 연시간이 일정하게 되는 감쇠기가 반드시 필요하다. 릴레이의 대부분은 그림 7과 같이 공통단자에서 A접점, B접점까지의 물리적인 치수에 차이가 있어 전기장이 다르다.

RJ 릴레이에서는 이 점도 고려되고 있다. 그림 8, 그림 9는 공통단자에서 접점 A와 접점 B까지의 군지연 특성을 측정한 것이다.

이 지연시간에는 평가기판의 지연시간이나 커넥터 부분에서의 지연시간이 포함되지만 어느 쪽으로 전환해도 거의 같은 지연시간이 얻어지고 있다.
이것은 그림 10과 같은 감쇠기를 조립하는 경우에 특히 유효하다.

지연시간이 일정하지 않은 스위치를 사용하면 감쇠기를 ON했을 경우와 OFF했을 경우, 즉 신호를 감쇠시 켰을 경우와 통과시켰을 경우에서 군지연 시간이 변해버린 다. 신호만 감쇠시키고 싶다고 해도 신호의 위상까지 변하 게 되므로 애플리케이션에 따라서는 사용하기 어려운 경우 가 있을 것이다.

최신 소형 고주파 릴레이

최신 TO-5형 고주파 릴레이

TO-5형 고주파 릴레이의 노포(老鋪)라 한다면 미국의 텔 레다인사를 들 수 있다. 이 회사에서는 많은 릴레이가 판매 되고 있는데 모두 작은 손가락 끝 정도의 크기인 TO-5 패키지의 크기이다. 이러한 초소형 릴레이가 수십 년 전에 개발 되었다는 것도 놀라운 점이다. 그 중에서 비교적 최근에 이 르러 개발된 고주파 릴레이를 소개한다.
첫 번째는 GRF172라는 각형 릴레이이다. 이 릴레이의 특성은 표 3에 나타난 바와 같다(사진 9).

GRF342 TO-5라는 소형 패키지 속에 들어가면서 단자의 길이를 극한까지 짧게 하여 동작시간과 주파수 특성 을 개선한 것이다. 4에 주요 사양을 나타낸다.

주파수 특성은 규정되어 있지 않지만 이 회사의 웹사이트에는 6GHz 까지의 측정 데이터가 소개되고 있다. 필자가 판단한 바, 5GHz를 상한으로 하는 용도에서는 문제없이 사용할 수 있 을 것으로 생각된다.

BGA
단자를 가진 고주파 리드 릴레이

미국의 코토사(Coto Technology)는 종래의 리드선을 가진 릴레이 대신에 BGA(Ball Grid Array) 단자를 가진 릴레이 를 고주파의 분야에 제공하기 시작했다.
종래의 고주파 릴레이에서는 표면실장 타입이라도 탭형 리 드선을 구부린 것이 대부분이기 때문에 이 부분의 특성열화 가 염려되었다. 이 부분에 반도체와 같은 BGA 단자를 설치 한 것이 코토사의 BGA 릴레이이다. 사진 10에 그 외관을 나타낸다.
필자가 갖고 있는 샘플이 없어 유감스럽게도 실제로 측정 할 수는 없었지만 코토사의 웹사이트에 게재되어 있는 데이 터를 참고한다면, 아직은 마츠시타덴코사의 RJ 릴레이 쪽이 더 우수한 것 같다.
코토사 릴레이의 대역은 3dB 떨어진 점의 주파수로 결정 되고 있는 것 같지만 마츠시타덴코사의 RJ 릴레이 대역은 특 성이 열화되기 시작하는 점으로 제시되고 있어 상당히 조심 스러운 수치가 게재되어 있다.
RJ
릴레이의 실제 측정결과를 참고하면, RJ 릴레이는 10GHz에서 -1dB 정도의 로스가 있다는 점에서 -3dB로 되 는 점은 10GHz를 훨씬 넘는 주파수라는 것을 상상할 수 있으 며 마찬가지로 -3dB이라는 점에서 주파수를 규정하면 15GHz 전후의 대역이 있는 것이 아닌가 하고 상상할 수 있다. 고주파 리드 릴레이의 특징은 뭐라 해도 역시 스위칭 시간 의 고속성이다. 코토사의 스펙에 의하면 이 회사의 10GHz 릴레이(3dB 떨어진 점이 10GHz 이상) 중 하나인 B10의 전환시간은 불과 100㎲이다.
이 릴레이는 IC 테스터 등의 디지털 신호전송을 주로 구상 하고 있는 것 같으며 접점을 통과하는 신호의 상승시간도 규 정되어 있다.

 

 

 

 

 

 설명 

텔레포스 TIPD 공정은 제품의 특성은 향상시키면서 비용과 크기는 줄이는데 목표를 두고 있다. 특히 두꺼운 Cu 메탈층(10um) 절연을 위해 Si 기판위에 덮힌 25um SiO2 층은 무선 통신 시스템과 RF 모듈회로의 특성을 크게 향상시킬 있다. 메탈층 사이는 절연을 위해 유전율이 낮은 물질(BCB) 채워져 있다. NiCr 저항과 MIM 커패시터 제작이 가능하며 NiAu pad Cu pad 각각 wire bonding solder ball bumping 위해 사용된다. 제품은 Package Bare die chip 형태로 제공되며 6인치 웨이퍼 공정을 사용하여 대량의 제품생산이 가능하다.

   

   응용 분야 

  • 절연 실리콘 위에서의 박막 공정
  • 후막 Metal 3 : 10um Cu
  • 얇은 메탈 : 10um width
  • 높은 Q 갖는 인덕터 : Q > 30 @ 2GHz
  • 저비용 : Cu 메탈과 Si 기판
  • 박막 NiCr 저항
  • 저유전성 절연재료(BCB)
  • SiN (1000A) MIM 커패시터
  • Wire Bond 위한 Ni/Au Pad
  • Solder Ball Bumping 위한 Cu Pad
  • 이물질 차단위해 BCB 이용한 표면도포
  • 대량 생산 가능(6” wafer)

 

  • 수동 소자 회로
  • Filter(여파기)
  • Diplexer(다이플렉서)
  • Balun(밸런)
  • Coupler(결합기)
  • Phase Shift Network(위상 천이기)
  • Power Combiner(전력 결합기)
  • Customized Passive Network
  • 높은 Q 요구하는 고성능 회로
  • 매칭 회로(LNA 매칭회로, VCO tank circuit )
  • 고전력 회로(3W) (PAM 매칭 회로 )
  • RF Multi-Chip Module(MCM) 위한 회로

  TIPD 세부 공정 사항

항 목

세부 항목

단위

기 판

SiO2 (25um)

유전율 = 2.5

 

Si 기판 층 (650um)

8 ~ 10

Ω-cm

Metal

각각의 메탈 두께

Three: 1, 0.7, 10

메탈간 최소 간격

Met1 & 2 = 2, Met3 = 5

 

메탈폭

Met1 & 2 = 2, Met3 = 10

 

BCB

기본 두께

Die1 = 5, Die2 = 8

 

유전율

2.65

 

MIM 커패시터

단위면적당 커패시턴스

550 @ 1100A

PF/mm2

최대제작가능 커패시턴스

max. 200

pF

한계 전압

> 100 (100 x 100 mm2)

V

인덕터

Met3 폭과 간격

W = 10, 30, 50, S = 5, 10

  

Q factor @ 2GHz

> 30

 

한계 전압

max. 37

nH

저항

NiCr

 20

  Ω-sq

기판 뒷면

No Substrate Vias, No back side metallization

기판 두께

Typical (Solder Ball)

 650

For Wire bonding

12 (recommended)

mil

기타

  • 디자인 매뉴얼 제공
  • ADS에서 이용 가능한 라이브러리 제공(저항, 인덕터, 커패시터)
  • Agilent ADS 시뮬레이션과 3D EM 시뮬레이션 지원
  • Customer 요구 Reliability Reports 제공 가능
  • PCM 패턴을 포함한 GDSII 파일 편집
  • 웨이퍼 테스트 RF 패키지 테스트 지원
  • 품질 관리 서비스
  • 불량 분석

                        

        인덕터 Array                  커패시터 array                 레지스터 array               MIM 커패시터 array

  텔레포스() Foundry service정보를 자세히 알고 싶으시면, NDA 계약을 체결, 작성하신 후에 팩스나 Email 보내주시기 바랍니다.
 - FAX Number : 82-42-866-1308/9
 - Email: Webmaster@telephus.com

Please click righit mouse button download

  컨텐츠;

 - R.L.C. 가격
 - 디자인 레이아웃
 - ADS Modeling
 - 기타 등등. 

 

 

 

 

 

RF 설계의 문제점과 해결 방법

한 때, 소수의 전문가들의 자체 제작 칩셋 수준으로 전락한 RF 설계가 이제는 디지털 및 아날로그 모듈과 동일한 IC에 함께 통합되고 있다. 게다가 RF 설계 고유의 임계 치수는 또 다른 공학적인 압박 요소로 작용하고 있다.

RF 설계는 전자기 신호를 전달할 수 있는 회로 설계를 뜻한다. RF는 무선 주파수(radio frequency)를 의미하며, 이는 RF 회로가 초기에 AM FM 대역에서만 무선 신호를 내보낼 수 있었던 데서 유래했기 때문이다. 오늘날 고주파 설계를 "RF 설계"라고 부르는 이유는 역사적인 전문어 표시 때문이다. 그림 1 보면 UHF-TV 도입 이후 1960년대부터 30MHz 이상의 주파수가 방송용으로 사용돼 왔다는 사실을 알 수 있다. 이때부터 통신 애플리케이션의 컨텐츠, 주파수, 대역폭 등이 증가하기 시작했다. Agilent Technologies ADS 플랫폼 매니저인 Joe Civello는 아날로그/혼성 신호 IC 설계자들이 현장에서 부닥치는 난제가 그 어느 때보다도 빠르게 증가하고 있다고 지적한다. 보다 높은 대역폭과 성능이 뛰어난 최종 제품을 요구하는 시장의 요구로 인해 제품 설계는 주파수 범위가 높아지고 복잡성까지 증가하고 있는 추세이다. 엔지니어들은 RF 회로를 아날로그 및 디지털 나노미터 회로와 통합하고 있다. 한편 디지털 회로는 기가비트급 데이터 속도로 인해 마이크로파 회로처럼 동작하고 있다. WiFi(Wireless Fidelity) 802.11a/b/g, 초광대역(UWB) 및 블루투스 같이 복잡한 무선 통신 표준에서는 회로 설계자들이 전체 시스템 성능에 미치는 설계의 영향을 평가해야만 한다.

 

 

폼팩터, 전력 및 비용 등의 요소는 아날로그, RF 및 디지털 설계의 통합 방향으로 몰아가고 있다. 휴대형 소자 애플리케이션은 장비가 작고 경량이어야 하며 가능한 전력을 적게 소모해야 할 뿐 아니라 비용도 최소화해야 하는 요구에 부응해야 한다. 통합은 최종 전자 제품의 생산 비용, 제품의 크기와 무게, 그리고 무엇보다도 필요한 전력 양에 직접적인 영향을 미친다. 설계자가 재료 청구서에서 구성 요소를 제외할 때는, 해당 부품의 공급망을 유지하는 일반 비용이 함께 제외되기도 하며, 최종 제품의 생산 비용이 제외됨에 따라 제품의 크기까지 줄어들 수 있다.

Texas Instruments
의 무선 애플리케이션 리서치 매니저인 Bill Krenik에 의하면, 적절한 계측(instrumentation)의 부재가 고주파 신호의 분석을 복잡하게 하므로 RF 설계는 항상 복잡할 수 밖에 없다고 한다. 엔지니어들은 간접적인 측정 방식을 사용해 회로의 동작 상태(behavior)를 관찰한 결과로부터 회로의 특성을 추론해야만 했다. 게다가 엔지니어들이 디지털, 아날로그 및 RF 회로를 동일한 다이에 구현함에 따라 통합 문제는 이러한 문제를 더욱 복잡하게 만들었다. 기판을 통해 이동하거나 IC 표면에서 방사되는 디지털 신호는 RF 또는 아날로그 부분의 잡음 민감도에 영향을 끼친다. 이처럼 방심할 수 없는 문제들이 얽히고 설킨 상황에서 이런 문제를 내포한 최초의 실리콘이 탄생한 것이다. 이제 종래의 디버깅 방식은 더 이상 적용이 불가능할 수 있다. 이는 설계의 정확성을 높여 설계가 제작 단계로 가기 전에 가능한 많은 물리적 효과를 정확히 모델링해야 함을 의미한다. 설계 방식으로 실리콘을 정확히 모델링하지 못하면 설계 팀은 일단 소자를 제작하여 동작 상태를 관찰하는 수 밖에 없는 경우가 대부분이다. 이러한 경로를 택하는 방법은 도박과도 같아서 대부분의 업체들은 최후의 수단으로 고려한다.

아날로그 및 RF 회로는 대개 자체 칩에 존재하므로, 시스템에서 잡음을 분리하여 회로의 민감한 노드에 결합되는 것을 막기 쉽다는 측면이 있다. 엔지니어가 이러한 종류의 설계 부품을 하나의 다이에 통합하면 잡음 문제는 무시할 수 없는 수준이 되고 만다. 또한 일정한 형태의 정확한 실리콘 기판 모델링을 수행하지 않고서는 실리콘이 팹에서 나오기 전까지 이런 문제의 존재 여부 조차도 알 수 없을 수도 있다. 대개 이런 유형의 제품을 개발하려면 다양한 공학 분야의 기술을 전문적으로 습득한 전문가 팀이 필요하다. 그 이유는 한 명의 설계자가 RF와 아날로그 전문 기술을 겸비한 경우는 거의 드문데다, RF 기술과 아날로그 기술은 사용하는 툴도 다르고 지리적 위치도 다르므로 최종적으로 칩을 통합하는 과정에 어려움만 가중시킬 수 있기 때문이다.

각각의 고유한 설계 영역에는 저마다의 모듈 개발 및 테스트 방식과 기법이 존재한다. 엔지니어가 아날로그 설계에 사용하는 방식은 디지털 방식과 근본적으로 다르며, 아날로그 역시 RF와 크게 다르다. 예컨대, 아날로그와 RF 영역은 합성을 지원하는 부울(Boolean) 대수가 서로 다르다. 또한 주파수 영역에서 디지털 블록의 시뮬레이션을 실행하는 것은 아무런 의미가 없다. 이 같은 근본적인 차이점으로 인해, 설계를 시작하기 전에 고려해야 하는 설계 방식들 간의 불일치가 많이 있는 것이다. 설계자들은 항상 디지털 설계는 시간 영역에서, RF 설계는 주파수 영역에서 수행하고 있다(시뮬레이션 속도 고려). 이런 두 설계 형태를 칩에 통합하면 전체 칩의 시뮬레이션 시간이 엄청나게 길어질 수 있다. 또한 설계 흐름의 테스트 및 검증 단계에서도 마찬가지 상황이 발생하게 된다. 디지털 설계를 위한 테스트는 아날로그 테스트와 다르며, 설계의 아날로그 부분 역시 RF와 다르다. 이러함에도 불구하고 설계자는 세 가지 부문을 모두 통합한 제품을 개발해 왔고 현재도 계속 개발하고 있다.

Analog Devices
RF 및 무선 그룹 사업 개발 책임자인 Doug Grant는 이러한 툴의 결함에도 불구하고 개발이 성공적으로 진행된 사례에 대해 자세히 설명해 주었다. Analog Devices가 직접 변환 또는 "제로 IF" 아키텍처를 사용해 Othello RF 송수신기 제품군의 부품 수와 비용을 줄이기로 하자 설계자들은 다양한 기법을 통해 아키텍처 문제를 해결할 수 밖에 없었다. 직접 변환을 GSM 같은 시간 분할 다중화 시스템에 적용하면 시스템이 버스트마다 오프셋을 상쇄해야 하고, 오프셋이 버스트마다 다르기 때문에 DC 오프셋 보정에 커다란 문제가 발생한다. 대부분의 고객과 경쟁업체들은 다른 공급업체의 과거 실패 사례를 예로 들어가며 직접 변환의 사용에 대해 반박하고 있다. 첫째 문제는 송신기 회로를 신중하게 설계해 오프셋을 가급적 최소화하는 것이었다. 설계자가 RF 시스템 레벨에서 수행한 첫 번째 단계는 국부 발진기 누출로 인한 셀프 믹싱(self-mixing)을 최소화하는 주파수 계획이었다. 그 다음은 높은 이득의 베이스밴드 증폭기와 필터를 신중하게 설계하는 것이었는데, 여기에는 종래의 아날로그 설계 툴과 시뮬레이션을 사용해야 했으며, 그 결과가 충분하지는 않았지만 양호한 성능을 나타냈다.

엔지니어들은 소프트웨어에서 제어할 수 있는 DC 오프셋 조정 기능을 제공하는 저해상도 DAC를 추가하여 문제를 개선했지만 여전히 모든 조건을 처리하기에는 역부족이었다. 오프셋을 더 줄이려면 더 많은 전력과 칩 면적이 필요하므로 혼성 신호 설계자와 시스템 설계자들은 공통적인 솔루션을 찾아야만 했다. 잔여 오프셋을 흡수하기 위해서는 몇 데시벨 정도의 동적 범위가 추가적으로 필요하다고 시스템 설계자들은 충고했다. ADC 설계자들은 아날로그 및 디지털 설계 툴과 시뮬레이션을 사용해 전력을 가능한 적게 늘려 이전 설계보다 향상시켰다. 그 다음 시스템 팀은 물리층 소프트웨어 팀과 협력해 프로세싱 전력이 크게 증가하지 않은 향상된 오프셋 보정 루틴으로 채널 보상 알고리즘을 개선했다. 마침내 이러한 공동 노력의 결과로 인해 강력한 직접 변환 송수신기가 탄생했다.


RF
설계

RF 회로 설계자는 제품을 계획하고 개발하는 과정에서 네 가지 유형의 문제를 반드시 처리해야 한다고 Analog Devices 고속 컨버터 그룹의 제품 라인 책임자인 Dave Robertson은 말한다. 이들은 다이 크기, 수율 및 출시 시간 같은 사업적인 문제는 물론, 상호 운용성 표준도 제품의 애플리케이션 시장 범위를 극대화시키는 방향으로 고려해야만 한다. 또한 엔지니어는 제품이 동작하게 될 주파수 영역에 대해 고민해야 한다. 대상 대역은 허가되었거나 그렇지 않을 수 있지만, 어느 쪽이든 국가 및 국제 기구에 속한 규제 기관의 통제를 받게 된다. 마지막으로 설계자는 제품의 물리층을 처리해야 하며, 특히 수많은 비선형적인 문제들을 해결해야 한다.

무선 제품 설계자는 시스템 레벨에서 데이터 처리량, 채널 간섭 및 전력 소모량을 비롯해 시스템의 전반적인 기능과 성능을 평가해야만 한다. 평가 결과는 시스템 설계자들이 회로 레벨 설계에 사용할 설계 부품을 비롯해 각 요소의 요건과 사양을 정의하는 데 도움이 된다. 회로 설계자는 트랜지스터 레벨에서 각 부품을 구현하는 데, 이론상으로는 테스트벤치로서 시스템 레벨 규격을 사용해 시스템 요구에 대한 부품 성능을 검증할 수 있어야 한다. 설계자는 물리적 구현 레벨에서 각 RF 부품의 레이아웃을 제작하고 본래의 제품 요건에 따라 부품별로 하나 이상의 소자에 패키징한다. 이 때, 소자 및 인터커넥트 기생 요소를 비롯해 레이아웃을 검증하여 성능 및 제조 용이성을 최종적으로 확인해야 한다. 그리고 RF 소자를 제품에 통합하는 설계 엔지니어는 설계가 완료되기 전에 시스템 성능을 평가할 수 있어야 한다.

AWR(Applied Wave Research)
James Spoto 사장 겸 CEO는 이러한 모든 설계 영역이 지나치게 세분화된 EDA 환경 및 데이터베이스에 의해 분리되어 있을 뿐 아니라, GHz 주파수용이 아닌 툴과 모델을 사용하는 점이 난제라고 지적했다. 아키텍처 모델과 실제 회로 성능 간의 보정은 상당히 열악한 수준이다. 아키텍처 모델은 잡음, 왜곡 및 임피던스 부정합 같은 RF 회로의 많은 손상 요소들을 무시하거나 대충 어림잡는 수준에 그치고 있다.

AWR
Analog Office 설계 슈트(design suite)는 이러한 문제를 완화할 목적으로 출시됐다. 이 제품은 전체 RF 클로저에 초점이 맞춰져 있으며, 시스템에서부터 회로 레벨 디자인 및 검증까지 이르는 IC 설계 흐름을 연결하는 통합 설계 환경에 병행 인터커넥트 구동과 RF-aware 설계 방법 등을 제공한다. 또한 설계 엔트리 및 회로도 캡처, 시간/주파수 영역 시뮬레이션 및 분석, 자동 소자 레벨 배치/배선 및 통합 설계 규칙 검사기를 갖춘 물리적 레이아웃, OEA International(
www.oea.com)의 기술을 채용한 3D 전체 영역 솔버 기반 추출, 그리고 RF 측정을 지원하는 포괄적인 파형 디스플레이 및 분석 기능 등을 포함하고 있다.

Ansoft Corp
Ansoft Designer를 통해 RF 설계를 지원한다. 이 제품은 시간, 주파수 및 혼성 모드 시뮬레이션과 함께 데이터 엔트리 및 시각화를 제공한다. 또한 시스템 레벨 시뮬레이션에서 RF DSP 부품 라이브러리를 비롯해, 해석적이고 컴파일된 C/C++ 사용자 정의 모델 통합 시뮬레이션과 The Mathworks Matlab 통합 시뮬레이션을 지원한다. 회로 시뮬레이션 솔루션에서는 비선형적 잡음, 과도 현상, 디지털 변조, 비선형적 안정성 및 부하/소스 인력에 대한 분석이 이뤄진다. 또한 필터 및 전송선을 위한 설계 합성도 구현한다. 이 제품에는 3D 평면 전자기 시뮬레이션 엔진은 물론, 레이아웃 및 제조 모듈도 포함되어 있다.

Eagleware
Genesys 제품 슈트에는 회로도 엔트리, 수많은 시뮬레이션 엔진, 다양한 아날로그 회로를 위한 합성 기능 그리고 생산 및 주문화 기능들이 내장되어 있다. 이 제품의 시뮬레이션 엔진은 선형 회로 시뮬레이션, 스펙트럼 영역 시스템 시뮬레이션, 고조파 균형 비선형 시뮬레이션 그리고 멀티레벨 3D 평면 전자기 시뮬레이션 등을 지원한다. 또한 지연 보정 및 임피던스 정합을 수행하기 위해, 전송선, 연산 증폭기 필터, LC 및 직접 LC/분산 필터, 위상 잠금 루프, 발진기, 마이크로파 분산 필터 및 회로 등을 위한 합성 기능도 제공한다.

Neolinear
RF 설계자들을 위해 NeoCircuit-RF를 선보였다. 이 툴은 광범위한 RF 부품을 위한 설계 엔트리, 시뮬레이션 및 합성 기능을 제공한다. 또한 Cadence Specctre RF Agilent ADS 시뮬레이터를 사용해 주문형 RF 회로의 크기 지정, 바이어싱 및 검증을 양방향 또는 자동으로 수행할 수 있다. 엔지니어들은 내장된 기능을 사용해 측정을 수행하거나 개방형 API를 통해 자신만의 독점적인 측정 기법을 추가할 수 있다. NeoCircuit-RF는 합성 작업을 LSF(
www.platform.com) Grid Engine(www.gridengine.sunsource.net)을 사용해 여러 장치에 분산하는 방법으로 팀원들 간의 실행 라이선스를 적절히 관리할 수 있다.

여러 개의 RF 설계 플랫폼에는 Agilent Technologies ADS(Advanced Design System)가 통합되어 있다. ADS는 회로 엔벌로프 시뮬레이션과 과도 및 수렴 시뮬레이션을 비롯해 AC, DC, S 패러미터 및 고조파 균형 시뮬레이션 등의 여러 시뮬레이션 엔진을 갖추고 있다. Dataquest에 따르면 Agilent Technologies RF 설계 분야의 선두 주자라는 사실은 그리 놀라운 일이 아니라고 한다.

RF
효과는 설계의 규모에 따라 몇 MHz 정도에 불과한 주파수에서만 눈에 띌 수 있다. 몇 백 MHz 정도로 낮게 동작하는 클럭조차도 주파수 구성 요소가 GHz 범위를 넘을 뿐이다. 이러한 기본 클럭 속도의 고주파성 고조파는 기판이나 칩에서 쉽게 방사되어 설계 곳곳에서 잡음 및 간섭 문제를 일으킬 수 있다. 아날로그 및 디지털 설계자들은 현재 신호 오염, 누하, 기판 커플링 및 기생 효과 같은 형태로 설계에 원치 않는 "고주파"의 결과물들을 확인하고 있다. 업계에서는 디지털 설계에 발생하는 원치 않는 RF 효과를 설명할 때 "신호 무결성"이라는 용어를 사용한다. 참고 자료 1에는 이러한 몇 가지 문제를 피하는 데 도움이 될 만한 EDA 툴이 소개되어 있다. 기생 요소 추출 툴 및 시간 영역 시뮬레이터는 고주파가 존재할 때 와이어가 나타내는 반응을 기술하는 모델로 가상 와이어를 대체한다. 이러한 툴이 기생 효과를 모델링하지 않는 것보다는 낫지만, 이는 트레이스의 전체 RF 특성을 1차적으로 개산한 것에 지나지 않는다. 보다 세부적이고 정확한 전자기 및 컨벌루션(convolution) 모델링 소프트웨어는 설계의 가장 중요하고 민감한 부분을 해결하는 데 도움이 되지만, 시뮬레이션 시간이 오래 걸릴 뿐 아니라 레이아웃이나 패키지 설계의 작은 영역에 대해서만 실행할 수 있다.

엔지니어는 항상 개별적으로 분리된 모듈에서 RF 회로를 설계해 왔다. 휴대폰 및 PDA 같은 소비자 가전의 폼팩터를 줄이려는 움직임은 PC 기판 설계에 RF 회로를 통합시키는 결과를 낳게 했다. 설계상의 난제는 대개 동작 주파수에 따라 달라지는데, 저주파 설계에서는 기판에 RF 소자를 배치하여 이를 임피던스 제어 트레이스 및 비아와 연결할 수 있다. 한편, 고주파 설계의 설계자는 패러미터 형상과 미리 계산된 분산 또는 S 패러미터 모델을 함께 사용해 모든 물리적 요소에 전송선과 소자 모델을 사용해야만 한다. 공간을 줄이려는 움직임은 이처럼 사전에 정의된 패러미터 형상을 양방향에서 수정하도록 만들었다. 회로를 검증하려면 우선 3D 전자기 영역 솔버를 사용해 전송선의 모델을 생성한 다음, 기능 검증에 회로 시뮬레이터를 사용해야만 한다. 기가비트급 데이터 속도를 낼 수 있는 고속 소자의 통합은 고속 설계 및 시뮬레이션에 장애를 야기시킬 뿐 아니라, 이러한 소자 내에서 통신 아키텍처를 기술하려면 보다 정확한 모델을 사용해야만 한다.

디지털 설계자는 논리 기능을 사전 정의된 부품에 패키징한 다음, 이를 PC 기판에서 연결시키곤 한다. 고주파 RF 회로는 트레이스, 비아 및 전도성 형상을 비롯해 상호 연결 전송선 같은 일부 사전 정의된 부품을 사용해 기능 회로를 제작한다. 이러한 방식을 사용하려면 RF 회로의 반응에 대한 확실한 이해가 필요하며, 전자기 및 회로 시뮬레이터에 크게 의존해야 한다. RF 회로는 또한 잡음이 많고 민감한 특성으로 인해 물리적인 격리가 필수적이다.

고속 RF 설계는 모두 상호 연결 전송선의 정확한 모델링과 관련되어 있다. 고속 회로는 복잡한 이산 디지털 부품을 사용한다. RF 회로는 금속층 내에 부품이 들어 있어 이산 부품의 수를 최소화할 수 있다. RF 설계에서는 상호 연결 트레이스가 모델링을 복잡하게 만들며, 이를 위해 3D 전자기 영역 솔버를 사용해야만 한다. RF 아날로그 협대역 설계에서는 전송 소자 형상에 캐패시터, 인덕터 및 쇼트 같은 회로의 수동 요소가 들어 있다. 이들은 계획된 신호가 동작하도록 되어 있는 협소한 범위의 주파수에서만 동작하게 된다. 이러한 형상이 다른 주파수에 들어가면 원치 않는 특성을 갖게 된다. 따라서 "RF 아날로그" 설계의 PC 기판 구리 구조는 비교적 협소한 주파수 대역 신호를 대상으로 하고 있다. 반도체 및 EDA 벤더들은 모두 시뮬레이션을 효율적으로 수행할 수 있는 정확한 RF 소자 모델을 개발하기 위해 노력하고 있지만, 대부분의 설계자들은 여전히 RFIC 벤더의 설계 가이드라인과 레퍼런스 설계에 의존하고 있다.

엔지니어들은 고성능 저비용 뿐 아니라, 설계의 편리함을 이유로 고속 직렬 I/O를 사용한다. Xilinx RocketPHY 송수신기는 10Gbps에서 동작하여 설계자들이 기존의 병렬 버스 아키텍처보다 동작 속도가 빠른 직렬 연결을 사용할 수 있게 해준다. 멀티기가비트의 직렬 I/O 기술로 설계하려면 감쇠, 잡음 및 반사 등 신호 무결성에 영향을 주는 문제점에 보다 많은 주의를 기울여야 한다. 따라서 엔지니어는 일반적으로 RF 설계자들의 전용 기법으로 설계를 분석해야 한다. 이는 분산된 기생 요소의 정확한 특성이 시스템의 전체 행동에 매우 중요하기 때문이다. 엔지니어는 대개 S 패러미터를 사용해 전송선, 패키지 및 커넥터와 연관된 기생 요소를 특성화한다. Synopsys HSpice 시뮬레이터는 풍부한 분석 기능, 뛰어난 모델 및 네이티브 S 패러미터 모델을 지원한다. Xilinx의 설계자들은 RocketPHY의 개발 과정에 HSpice를 사용해 이 송수신기를 특성화했다.

Mentor
Agilent Technologies 같은 주요 RF 설계 벤더와의 협력체제 외에도 PC 기판 RF 설계를 위한 몇 가지 설계 및 검증 툴을 보유하고 있다. Mentor RF 소자들을 이해하기 위해 자사의 핵심 설계 정의 및 레이아웃 제품인 Board Architect Board Station을 수정했다. 혼성 신호 회로의 시뮬레이션은 ModelSim ADMS 시뮬레이션 엔진의 성능이 결합된 System Vision으로 수행했다. Mentor는 손실이 많은 전송선과 주파수 의존형 비아 같이 보다 정확한 전송선 모델을 처리하기 위해 ICX HyperLynx를 업데이트했다.

Cadence
PCB Design Expert는 엔지니어들이 RF 서브회로의 설계 모듈을 임포트하고 신호 분석 툴과 인터페이싱할 뿐 아니라, 설계 프로세스의 모든 단계에서 임계 고속 신호를 정의 및 억제할 수 있도록 해준다.

디지털, 아날로그 및 RF IC 설계자들이 안고 있는 주된 난제는 가능한 솔루션을 평가하고 선택한 접근 방식을 검증할 수 있는 적절한 시뮬레이션 환경을 찾는 일이다. 고주파 설계자들은 전통적으로 주파수 영역 기술을 사용해 RF 및 마이크로파 부품을 개발했으며, 아날로그/혼성 신호 시스템 설계자들은 시간 영역 시뮬레이션 기술을 사용해 대규모 IC를 개발하고 각자 맡은 설계 부분을 개별적으로 작업했다. 아날로그/혼성 신호 시스템 엔지니어는 오늘날 대부분의 RF/혼성 신호 IC를 설계하고 시간 영역 시뮬레이션 기술(Spice)을 사용해 전압 이득, 전압 이득과 임피던스의 AC 스윕(sweep), 잡음 전압 등을 찾아낸다. 하지만 EDA 벤더들은 주파수 영역 시뮬레이션 기술을 사용해 고주파 애플리케이션을 겨냥한 대부분의 기술을 개발했다. 주파수 영역 데이터에 관련된 RF 엔지니어들은 주파수 영역 시뮬레이션 툴을 이용해 회로를 설계하는 일에 아무런 불편함이 없다.

고집적의 대규모 RF/혼성 신호 IC의 출현으로, 고주파 및 아날로그/혼성 신호 시스템 설계자들은 이제 실리콘을 공유하지 않을 수 없는 상황이 되었다. 이와 동시에 설계 팀은 다양한 반도체 기술을 사용해 고주파, 아날로그 및 디지털 부품을 고집적 모듈에 통합하는 방식으로 전체 시스템을 구현하고 있다.

이러한 상황은 설계 방식의 융합화는 물론, 통합 RF/혼성 신호 설계 그룹의 도래를 야기하고 있다. 고주파 시스템 설계자의 입장에서는 설계의 크기와 복잡성이 증가하여 유사한 주파수 영역 시뮬레이션 기술을 보완할 시간 영역 시뮬레이션 기술에 대한 필요성이 늘어나고 있다. 또한 아날로그/혼성 신호 설계자의 입장에서는 데이터 속도와 신호 주파수가 증가해 유사한 시간 영역 시뮬레이션 기술을 보완할 주파수 영역 시뮬레이션 기술에 대한 필요성이 늘어나고 있는 상황이다.

시간 및 주파수 영역 분석을 모두 수행해야 하는 설계의 시뮬레이션 문제를 처리하는 한 가지 방법은 시뮬레이터의 계산 부담을 줄이고 CPU 시간을 적절히 유지하도록 모든 기술 내용을 행동 모델로 추상화하는 것이다. 이 방식을 사용하면 RF 및 아날로그 블록과 신호가 "베이스밴드" 모델로 선형화되거나 단순화되어 시뮬레이션 속도를 줄이게 된다. Matlab은 혼성 모드 설계의 아키텍처 검사에 널리 사용되는 툴이다. 이 툴을 비롯해 이러한 방식을 사용하는 다른 툴들은 구조와 성능이 대개 C 또는 C++에 가까운 독점 기술 언어를 사용한다. 이들은 데이터 흐름 알고리즘을 사용하며 대개 HDL 시뮬레이터보다 빠른 시뮬레이션 속도를 자랑한다. 분명 빠른 속도의 전체 행동 시뮬레이션은 특정 상황에서 확실히 뛰어난 성능과 유용성을 자랑하지만, 이러한 시뮬레이션을 통해서는 잘 알지 못하는 부분에 대한 지식을 얻을 수 없다고 많은 수석 시스템 설계자들은 입을 모은다.

아키텍처 설계와 구현 사이에는 근본적인 불연속성이 존재한다. 아키텍처 검사에서 사용하는 포맷으로는 설계 기술 내용을 구현할 수 없다. 실제 구현 단계로 옮겨가면 다양한 구현 언어를 사용해 RF 및 아날로그 블록을 훨씬 세부적(트랜지스터 레벨에 이르기까지)으로 기술해야만 한다.

아날로그 설계에서는 여전히 Spice 회로 시뮬레이터 제품군이 가장 널리 사용되고 있다. 하지만 필요한 결과물의 정확도를 얻기 위해서는 Spice 시뮬레이션을 장시간 실행해야만 한다. EDA 벤더들은 최근 몇 년 동안 전통적인 Spice 알고리즘 대신 테이블 룩업 모델이나 타이밍 알고리즘 또는 이를 모두 사용하는 이른바 "고속 Spice" 시뮬레이터를 내놓았다. 이러한 툴은 아날로그 및 혼성 신호 분야의 시뮬레이션 시간을 크게 줄여주므로 트랜지스터 레벨에서 대규모 디지털 블록을 시뮬레이트하는 경우에 매우 효과적이었다. 하지만 정확도가 불충분하거나 정확도 설정이 너무 엄격해 실행 속도를 늘려야 하는 RF 프론트 엔드를 포함한 애플리케이션에서는 그리 대수롭지 않는 수준이다. 전형적인 RFIC에는 RF 프론트 엔드, 아날로그 처리 기능을 비롯해 디지털 로직 및 DSP 기능이 상당 부분 들어 있다. 아날로그 및 DSP 블록은 대개 엄격하게 혼성 신호 시뮬레이터와 연결되어 있어 최상의 시뮬레이션 효과를 낼 수 있다. , RF 신호를 아날로그 신호로 간주해 혼성 신호 시뮬레이터를 사용해 설계를 분석하는 것이다. 이러한 방식은 필요한 모든 수준의 유연성을 제공하는 것처럼 보인다. 속도를 구현하려면 IEEE 표준 VHDL AMS나 보다 벤더 종속적인 Verilog AMS를 사용해 비임계 블록을 행동 모델로 추상화하면 된다. 또한 정확도를 얻으려면 Spice에 임계 블록을 기술하면 된다. 하지만 혼성 신호 시뮬레이터는 Spice 유형의 시뮬레이터처럼 아날로그 부분에 대해 시간 영역 알고리즘을 사용한다.

RFIC
를 종합적으로 검증하려면 디지털 변조 신호를 지원해야 하므로 시간 영역 알고리즘은 RFIC 시뮬레이션에 감당하기 힘든 문제를 야기시킨다. 시스템은 사용하는 무선 표준에 따라 1-10GHz RF 반송파에 이러한 모든 복잡한 신호들을 특성화해야 한다. 하지만 변조 정보는 대개 훨씬 낮은 주파수대(보통 수백 kHz MHz)에 있다. 심볼 기간은 보통 1μsec 수준이다. 엔지니어는 반드시 이러한 시스템을 검증하기 위해 수천 개의 심볼을 분석해야 한다. 시뮬레이터는 또한 몇 십분의 피코초 시간 단계로 방대한 수의 RF 반송파 주기를 실행해야 한다. 이러한 시뮬레이션은 몇 주 정도 실행하게 되며 기가바이트대의 출력 파일이 생성된다. 따라서 시간 영역 시뮬레이션은 디지털 변조 신호의 효율적인 분석에는 적합하지 않다.

Mentor
가 개발한 ADMS RF 혼성 신호/혼성 영역 시뮬레이터는 "언어 중립적(language-neutral)"이며, 업계 표준 IC 설계 언어만 사용한다. 또한 Spice, Verilog, VHDL, Verilog AMS VHDL AMS를 지원하며, VHDL 코드에서 C 모듈을 링크할 수도 있다. 따라서 엔지니어는 원하는 추상화 레벨에 가장 적합한 설계 언어를 사용해 각 블록을 기술할 수 있다. 한편 ADMS RF는 디지털 변조 신호의 특수한 특성을 사용해 시뮬레이션 성능을 개선할 수 있다.

Agilent Technologies
Cadence RF/MS IC 협력체제를 결성해 RF IC 설계 환경을 결합하는 것은 물론, RF/혼성 신호 IC 설계 부문에서 늘어나고 있는 난제도 처리했다. 설계자는 RF-DE(RF Design Environment)를 사용해 Agilent의 주파수 영역 회로 시뮬레이션 기술은 물론, Cadence의 시간 영역 회로 시뮬레이션 기술도 액세스할 수 있는데, 이 작업은 모두 Cadence IC 설계 흐름에서 이뤄진다. 최근 출시된 RFDE Wireless IC를 통해 설계자는 다양한 베이스밴드 아키텍처로 자신의 Cadence 기반 RF 회로의 회로도를 직접 검증할 수 있다. 이들은 개발 주기의 초기에 테스트벤치를 개발하고 이를 Agilent Advanced Design System에서 RFDE로 가져올 수 있다. 이렇게 하면 RFIC 설계자는 Cadence의 아날로그 및 혼성 신호 설계 흐름에서 테스트벤치를 이용해 테이프 아웃 단계 전에 자신의 회로 설계를 검증할 수 있다. 물론 사전 구성된 여러 개의 무선 테스트벤치가 RFDE의 옵션으로 제공되고 있다. RFDE 무선 테스트벤치는 Circuit Envelope, Agilent Ptolemy AMI(Automatic Verification Modeling) 같은 Agilent의 시뮬레이션 기술을 사용한다.

한편 Agilent Connection Manager RFDE 무선 테스트벤치와 함께 동작하여 설계자가 개발 주기 초기에 시스템 검증을 수행할 수 있도록 RFDE에서 테스트 계장으로 데이터를 다운로드할 수 있도록 해준다. 사용자는 또한 Agilent Momentum(2.5D 방식) 기반의 시뮬레이션 기술을 사용해 수동 온칩 부품 및 인터커넥트의 전자기 기반 모델을 생성할 수 있다. 게다가 통상적인 집중 소자 모델로의 변환을 수행하지 않고도 Cadence 회로의 회로도에서 전자기 기반 모델을 직접 시뮬레이트할 수 있어 무선 및 고속 유선 애플리케이션에 적합한 뛰어난 정확도를 얻을 수 있다. Momentum 전자기 모델링 및 검증은 또한 기존의 레지스터-캐패시터 추출 툴과 시너지 효과를 낼 수 있는 툴이며, 오류가 전체 공정 실행에 손상을 줄 수 있는 임계 설계 네트에 필요한 모델링 정확도를 높이는 데 특히 도움이 된다.


RFIC
설계의 연결성 문제

ARF 회로의 성능은 설계자와 EDA 툴이 만나 나타나는 물리적 구현의 직접적인 결과로 볼 수 있다. 설계자가 RF 설계에서 처리해야 하는 문제들 가운데 상당수가 형상의 크기가 줄어듦에 따라 디지털 및 혼성 신호 설계에서도 중요한 문제로 대두되고 있다. 또한 기생 요소 및 상호 연결의 모델링은 시뮬레이션 문제를 더욱 복잡하게 만든다. 하지만 정확한 RF 소자 모델에는 반드시 기생 소자 네트워크가 들어 있어야 한다. 게다가 고주파 동작으로 인해 정확한 상호 연결의 표시는 필수적이다. GHz대에서는 과거 무시할 만한 수준이었던 기생 소자가 칩에 고장을 일으킬 수 있다. 온칩 상호 연결, 본딩 와이어 및 오프칩 마이크로스트립 유형의 상호 연결 등은 항상(또는 이따금) 주의를 요하는 부분이다. 또한 디지털 신호가 끌어들이는 잡음을 캡처하기 위해 칩 기판의 모델링을 반드시 수행해야 한다. 설계자가 온칩 상호 연결과 대규모 기생 요소 네트워크의 기판을 모두 모델링하면 시뮬레이터의 용량에 부담을 줄 수 있다. 현재 RF 공정을 진행하는 대부분의 파운드리는 소자의 정확한 시뮬레이션 모델을 프로세스 설계 키트의 일부로 제공하고 있다.

이러한 모델들은 각 소자의 회로 체계가 기술된 계층적 서브회로로 구성되어 있다. 각 모델에는 기본 원시 요소 및 수동 소자와 내부 노드의 비자명(nontrivial) 네트워크가 들어 있어 RF 주파수에서 정확한 시뮬레이션을 수행해야 하는 추가적인 물리적 세부 사항을 모델링한다. 예컨대, 수동 소자는 드레인/소스 액세스 네트워크, 접점 다이오드, 기판 네트워크, 게이트 전류 네트워크 및 소자의 레이아웃으로 인한 기생 요소 등을 모델링할 수 있다.

원시 부품의 기본 모델은 이러한 효과를 무시하거나 열악한 수준으로 나타낸다. 나선형 인덕터 같은 기생 네트워크의 일부 부품은 동작 주파수에 직접 의존할 수도 있다. 이러한 주파수 종속형 부품을 기존의 과도 시뮬레이터에서 시뮬레이트하면 비용이 너무 많이 든다. 또한 주파수 영역에서는 처리하기가 훨씬 쉬운 이점이 있다. 따라서 시뮬레이터는 회로도의 각 RF 소자에 대해 4개 이상의 추가 내부 노드와 10개 이상의 수동 소자를 처리해야 한다. 상호 연결을 고려하기 전이라도 실제 시뮬레이션 데이터의 복잡성은 회로도 레벨 데이터보다 훨씬 높으며 각 소자는 단순한 원시 부품보다 훨씬 중요성을 갖는다.

설계자는 시뮬레이션의 정확도를 위해 레이아웃의 RF 블록들 사이에서 상호 연결을 추출하고 능동 소자와 함께 시뮬레이트해야 한다. RF 설계자는 블록을 쉽게 인터커넥트할 수 있도록 입력 및 출력 임피던스로 블록을 설계할 만한 여유가 없다. 이들은 일단 블록을 최종 회로에 통합하고 나면 상호 연결 드라이브 및 이를 연결할 부하 라인에 관한 세부 정보 없이는 거의 RF 블록을 설계할 수 없다. 이러한 제한은 행동 모델링이 문제에 대한 불완전한 해답이 되는 또 다른 이유이다.

상호 연결과의 상호 작용 세부 사항을 캡처하는 입/출력단의 행동 모델을 제작하는 일은 항상 지나치리만큼 복잡하다. 대규모 전류 스윙이 외견상 무시할 만한 수준의 기생 레지스터에 전압 강하를 유발할 수 있는 전치 증폭기나 전력 증폭기 같은 소자에는 정확한 상호 연결 모델링이 요구된다. 설계자는 출시된 레이아웃 추출 툴에서 R(저항), RC(저항-캐패시턴스), RCC(커플링 캐패시턴스) 또는 RLCK(인덕턴스 및 인덕턴스-커플링-계수) 네트워크를 생성하도록 구성할 수 있다. 크기를 줄이고 주파수대를 높이면 IC 와이어의 물리적 모델링을 수행하는 데 어려움을 겪게 된다. 대개 추출 툴은 Spice 구문을 허용하는 시뮬레이터가 판독 가능한 Spice류의 네트리스트를 만들어 낸다. 하지만 이따금 추출된 네트리스트가 RCC RLCK에 포함되면 소자의 수가 수천만 개에 이를 수도 있다. 기생 네트워크의 크기가 시뮬레이션 속도를 과도하게 늦추면 추출 툴과 시뮬레이터는 보정 조치를 수행해야 하며, 추출 패러미터를 변경하면 네트워크의 크기를 줄일 수 있다. 또한 추출기나 시뮬레이터를 제어하면 네트워크를 보다 작은 동일한 네트워크로 줄일 수 있다. 또한 네트워크에서 무시할 만한 수준의 작은 레지스터를 제거하여 시뮬레이터의 정확도를 향상시킬 수 있다.

기판 모델링 문제는 어느 정도 상호 연결 문제와도 유사하다. 민감한 아날로그 및 RF 블록을 디지털 잡음으로부터 차단하려는 노력으로 거대한 가드링(guard ring)으로 설계를 과도하게 수행하는 일은 실리콘 영역에서 허용되지 않는 경우가 많다. 설계자는 기판 모델링을 위해 자신들이 보유하고 있는 툴이나 상용 툴의 Spice와 동일한 네트워크를 사용해 레이아웃 정보에서 동일한 네트워크를 추출해 낸다. 이러한 네트워크는 대개 RC 네트워크로 줄어들지만 시뮬레이터에는 여전히 큰 부담을 줄 수 있다.

RF
회로 체계가 포함된 SoC의 주요 주파수에서는 본딩 와이어의 물리적 효과를 정확히 모델링하는 일이 매우 중요할 수 있다. 본드 와이어로 인해 임피던스에서 몇 분의 나노헨리(nH)라도 변하면 설계 안정성을 동요시키기에 충분하다. 설계자는 일반적으로 중요성에 따라 두 가지 분석 방법 가운데 하나를 사용한다. 대부분의 설계자는 Spice와 동일한 네트워크를 사용하고, 나머지는 전자기 시뮬레이션을 실제 물리적 구조에 적용해 S 패러미터 기술 내용을 얻는다. 이렇게 하면 S 패러미터 블록을 능동 소자와 함께 시뮬레이트할 수 있다.

이러한 액세스 네트워크는 완전히 선형적이므로 S 패러미터를 사용하면 효율적이다. 하지만 전자기 시뮬레이션을 수행하려면 많은 비용이 지출될 수 있으며, 특히 대역폭이 많이 필요한 경우에는 더욱 그렇다. S 패러미터는 시간 또는 주파수 어느 영역에서든 시뮬레이션을 수행할 수 있다. 또한 주파수 영역은 시뮬레이션 속도가 훨씬 뛰어난 장점이 있다. 어떤 모델링 방식(Spice와 동일한 방식이나 전자기 방식)을 사용하든 간에 결과로 나오는 네트워크는 비교적 작다(패드의 수는 생성 시마다 기하급수적으로 증가하지 않는다). 본딩 와이어는 모델링하기 어려울 수 있지만 과도한 시뮬레이션 부담을 일으키지 않는다. 일부 애플리케이션은 IC와 함께 오프칩 상호 연결의 시뮬레이션을 수행해야 한다. 예컨대, 설계자는 시스템의 필수 부분으로 I/O 정합 네트워크를 고려해야 할 수도 있다. 이러한 경우에는 대개 최상으로 정의되어 주파수 영역에서 시뮬레이트된 마이크로스트립 구조로 오프칩 상호 연결을 모델링하게 된다. 설계자가 Mentor ADMS RF 툴을 사용하면 물리적 설계 레벨에서 이러한 모든 분석 기법을 적용할 수 있다. Agilent Cadence 간의 합작 결과물인 RFDE 역시 설계자들이 설계를 물리적으로 분석하는 데 도움이 된다.